DIALOG(R)File 347:JAPIO (c) 2005 JPO & JAPIO. All rts. reserv.

07481995 **Image available**

INSPECTION METHOD AND DEVICE

PUB. NO.:

2002-350513 [JP 2002350513 A]

PUBLISHED:

December 04, 2002 (20021204)

INVENTOR(s):

HIROKI MASAAKI

APPLICANT(s): SEMICONDUCTOR ENERGY LAB CO LTD

APPL. NO.:

2002-066275 [JP 200266275]

FILED:

March 12, 2002 (20020312)

PRIORITY:

2001-079598 [JP 200179598], JP (Japan), March 19, 2001

(20010319)

INTL CLASS:

G01R-031/302; G01R-031/00; G01R-031/02; G02F-001/13

ABSTRACT

PROBLEM TO BE SOLVED: To establish a simple and convenient inspection method without the need for sticking a wire with a probe and provide an inspection device using the same.

SOLUTION: A primary coil of a substrate for inspection is overlaid on a secondary coil of an element substrate at a predetermined interval in-between. An A.C. signal is inputted to the primary coil to a generate electromotive force in the secondary coil by electromagnetic induction. Then by using the electromotive force to drive a circuit of the element substrate and monitoring information of electromagnetic waves or an electric field generated in the circuit, defective locations are detected in the inspection device or the inspection method.

COPYRIGHT: (C)2003,JPO

Family list 4 family members for: JP2002350513 Derived from 3 applications.

- 1 INSPECTION METHOD AND DEVICE Publication info: JP2002350513 A - 2002-12-04
- 2 Inspection method and inspection apparatus Publication info: US6850080 B2 - 2005-02-01 US2002130675 A1 - 2002-09-19
- 3 Inspection method and inspection apparatus Publication info: US2005212044 A1 - 2005-09-29

Data supplied from the $\emph{esp@cenet}$ database - Worldwide

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号 特開2002-350513

(P2002-350513A)

(43)公開日	平成14年12月4日(2002.12.4)


(51) Int. C1. 7 G01R 31/302 31/00 31/02 G02F 1/13	識別記号 101	F I ガーマコート (参え GO1R 31/00 2G014 31/02 2G036 GO2F 1/13 101 2G132 GO1R 31/28 L 2H088
		審査請求 未請求 請求項の数58 OL (全22頁)
(21)出願番号	特願2002-66275(P2002-66275)	(71)出願人 000153878 株式会社半導体エネルギー研究所
(22)出願日	平成14年3月12日(2002.3.12)	神奈川県厚木市長谷398番地 (72)発明者 ▲ひろ▼木 正明
(31)優先権主張番号 (32)優先日	特願2001-79598(P2001-79598) 平成13年3月19日(2001.3.19)	神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内
(33)優先権主張国	日本 (JP)	
		最終頁に続く

(54) 【発明の名称】検査方法及び検査装置

(57)【要約】

【課題】 配線にプローバを立てないで済む、より簡便な検査方法の確立、及び該検査方法を用いる検査装置を提供する。

【解決手段】 検査用基板が有する1次コイルと、素子基板が有する2次コイルを一定の間隔を空けて重ね合わせ、1次コイルに交流の信号を入力して、電磁誘導により2次コイルに起電力を生じさせる。そして、該起電力を用いて素子基板が有する回路を駆動し、該回路で生じた電磁波または電界の有する情報をモニターすることで欠陥箇所を検出する検査装置または検査方法。



【特許請求の範囲】

【請求項1】1次コイルを有する検査装置であって、 前記1次コイルと、素子基板が有する2次コイルとを、 一定の間隔をもって重ね合わせる手段と、

前記1次コイルに交流の電圧を印加するための手段と、 前記2次コイルに接続された、前記素子基板が有する複 数の回路素子において生じる電界の情報を収集する手段 と、

前記収集した情報から、前記素子基板が有する複数の回 路素子のうち、欠陥を有する回路素子を特定する手段 と、を備えることを特徴とする検査装置。

【請求項2】1次コイルを有する検査装置であって、 前記1次コイルと、素子基板が有する2次コイルとを、 一定の間隔をもって重ね合わせる手段と、

前記1次コイルに交流の電圧を印加するための手段と、 前記2次コイルに接続された、前記素子基板が有する複 数の回路素子において生じる電界の情報を収集する手段

前記素子基板が有する複数の回路素子のうち、前記収集 した情報が、ある一定の範囲外である回路素子を、欠陥 20 と判断する手段と、を備えることを特徴とする検査装 置。

【請求項3】請求項1または請求項2において、前記電 界の情報を収集する手段とは、電界の強さを測定する手 段であることを特徴とする検査装置。

【請求項4】請求項3において、前記電界の強さを測定 する手段とは、電気光学素子を備えていることを特徴と する検査装置。

【請求項5】請求項4において、

前記電気光学素子とは、ポッケルス・セルであることを 30 特徴とする検査装置。

【請求項6】1次コイルを有する検査装置であって、 前記1次コイルと、素子基板が有する2次コイルとを、 一定の間隔をもって重ね合わせる手段と、

前記1次コイルに交流の電圧を印加するための手段と、 前記2次コイルに接続された、前記素子基板が有する複 数の回路素子において生じる電磁波の情報を収集する手 段と、

前記収集した情報から、前記素子基板が有する複数の回 路素子のうち、欠陥を有する回路素子を特定する手段 と、を備えることを特徴とする検査装置。

【請求項7】1次コイルを有する検査装置であって、 前記1次コイルと、素子基板が有する2次コイルとを、 一定の間隔をもって重ね合わせる手段と、

前記1次コイルに交流の電圧を印加するための手段と、 前記2次コイルに接続された、前記素子基板が有する複 数の回路素子において生じる電磁波の情報を収集する手 段と、

前記素子基板が有する複数の回路素子のうち、前記収集 した情報が、ある一定の範囲外である回路素子を、欠陥 50 前記素子基板が有する検査専用回路において生じる電界

と判断する手段と、を備えることを特徴とする検査装 置。

【請求項8】請求項6または請求項7において、前記電 磁波の情報を収集する手段とは、電磁波の強さを測定す る手段であることを特徴とする検査装置。

【請求項9】請求項1乃至請求項8のいずれか1項にお いて、

前記一定の間隔とは、前記1次コイルが形成された絶縁 表面と、前記素子基板との間に気体または液体を流すこ 10 とで制御していることを特徴とする検査装置。

【請求項10】請求項1乃至請求項9のいずれか1項に おいて、

前記1次コイルが有する配線は同一平面上に形成され、 且つ前記配線は渦を巻いていることを特徴とする検査装 置。

【請求項11】複数の1次コイルを有する検査装置であ って、

前記複数の1次コイルと、素子基板が有する複数の2次 コイルとを、一定の間隔をもってそれぞれ重ね合わせる 手段と、

前記複数の1次コイルに交流の電圧を印加するための手 段と、

前記複数の2次コイルに接続された、前記素子基板が有 する複数の回路素子において生じる電界の情報を収集す る手段と、

前記収集した情報から、前記素子基板が有する複数の回 路素子のうち、欠陥を有する回路素子を特定する手段 と、を備えることを特徴とする検査装置。

【請求項12】複数の1次コイルを有する検査装置であ

前記複数の1次コイルと、素子基板が有する複数の2次 コイルとを、一定の間隔をもってそれぞれ重ね合わせる 手段と、

前記複数の1次コイルに交流の電圧を印加するための手 段と、

前記複数の2次コイルに接続された、前記素子基板が有 する複数の回路素子において生じる電界の情報を収集す る手段と.

前記素子基板が有する複数の回路素子のうち、前記収集 40 した情報が、ある一定の範囲外である回路素子を、欠陥 と判断する手段と、を備えることを特徴とする検査装 置。

【請求項13】複数の1次コイルを有する検査装置であ

前記複数の1次コイルと、素子基板が有する複数の2次 コイルとを、一定の間隔をもってそれぞれ重ね合わせる 手段と、

前記複数の1次コイルに交流の電圧を印加するための手 段上.

の情報を収集する手段と、

前記収集した情報から、前記素子基板が有する複数の回 路素子のうち、欠陥を有する回路素子を特定する手段 と、を備えており、

3

前記複数の2次コイルの出力は、その電圧の波形が整形されて、前記素子基板が有する複数の回路素子に入力され、前記複数の回路素子の出力は、前記検査専用回路に入力されることを特徴とする検査装置。

【請求項14】請求項13において、

前記検査専用回路は、

前記複数の回路素子の出力のレベルが全て同じであるとき第1のレベルの信号を出力し、前記複数の回路素子の出力のうち、少なくとも1つの出力のレベルが異なっているとき、前記第1のレベルの信号とは異なる第2のレベルの信号を出力する第1の手段と、

前記第1の手段からの出力を増幅する第2の手段と、 前記第2の手段からの出力を入力する端子とを有することを特徴とする検査装置。

【請求項15】複数の1次コイルを有する検査装置であって、

前記複数の1次コイルと、素子基板が有する複数の2次 コイルとを、一定の間隔をもってそれぞれ重ね合わせる 手段と、

前記複数の1次コイルに交流の電圧を印加するための手 段と

前記素子基板が有する検査専用回路に設けられた端子において生じる電界の情報を収集する手段と、

前記収集した情報から、前記素子基板が有する複数の回路素子のうち、欠陥を有する回路素子を特定する手段と、を備えており、

前記複数の2次コイルの出力は、その電圧の波形が整形されて、前記素子基板が有する複数の回路素子に入力され、前記複数の回路素子の出力は、前記検査専用回路に入力されており、

前記検査専用回路は、前記複数の回路素子の出力のレベルが全て同じであるとき第1のレベルの信号を出力し、前記複数の回路素子の出力のうち、少なくとも1つの出力のレベルが異なっているとき、前記第1のレベルの信号とは異なる第2のレベルの信号を出力する第1の手段と、前記第1の手段からの出力を増幅する第2の手段と 40 を有し、

前記第2の手段からの出力は前記端子に入力されることを特徴とする検査装置。

【請求項16】請求項11乃至請求項15のいずれか1項において、前記電界の情報を収集する手段とは、電界の強さを測定する手段であることを特徴とする検査装置

【請求項17】請求項16において、前記電界の強さを 測定する手段とは、電気光学素子を備えていることを特 徴とする検査装置。 【請求項18】請求項17において、

(3)

前記電気光学素子とは、ポッケルス・セルであることを 特徴とする検査装置。

【請求項19】複数の1次コイルを有する検査装置であって、

前記複数の1次コイルと、素子基板が有する複数の2次 コイルとを、一定の間隔をもってそれぞれ重ね合わせる 手段と

前記複数の1次コイルに交流の電圧を印加するための手 10 段と、

前記複数の2次コイルに接続された、前記素子基板が有 する複数の回路素子において生じる電磁波の情報を収集 する手段と、

前記収集した情報から、前記素子基板が有する複数の回路素子のうち、欠陥を有する回路素子を特定する手段と、を備えることを特徴とする検査装置。

【請求項20】複数の1次コイルを有する検査装置であって、

前記複数の1次コイルと、素子基板が有する複数の2次 20 コイルとを、一定の間隔をもってそれぞれ重ね合わせる 手段と、

前記複数の1次コイルに交流の電圧を印加するための手 段と、

前記複数の2次コイルに接続された、前記素子基板が有する複数の回路素子において生じる電磁波の情報を収集する手段と、

前記素子基板が有する複数の回路素子のうち、前記収集 した情報が、ある一定の範囲外である回路素子を、欠陥 と判断する手段と、を備えることを特徴とする検査装 30 置。

【請求項21】複数の1次コイルを有する検査装置であって、

前記複数の1次コイルと、素子基板が有する複数の2次 コイルとを、一定の間隔をもってそれぞれ重ね合わせる 手段と、

前記複数の1次コイルに交流の電圧を印加するための手 段と、

前記素子基板が有する検査専用回路において生じる電磁 波の情報を収集する手段と、

前記収集した情報から、前記素子基板が有する複数の回路素子のうち、欠陥を有する回路素子を特定する手段と、を備えており、

前記複数の2次コイルの出力は、その電圧の波形が整形されて、前記素子基板が有する複数の回路素子に入力され、前記複数の回路素子の出力は、前記検査専用回路に入力されることを特徴とする検査装置。

【請求項22】請求項21のいずれか1項において、 前記検査専用回路は、

前記複数の回路素子の出力のレベルが全て同じであると 50 き第1のレベルの信号を出力し、前記複数の回路素子の

出力のうち、少なくとも1つの出力のレベルが異なって いるとき、前記第1のレベルの信号とは異なる第2のレ ベルの信号を出力する第1の手段と、

前記第1の手段からの出力を増幅する第2の手段と、 前記第2の手段からの出力を入力する端子とを有するこ とを特徴とする検査装置。

【請求項23】複数の1次コイルを有する検査装置であ って、

前記複数の1次コイルと、素子基板が有する複数の2次 コイルとを、一定の間隔をもってそれぞれ重ね合わせる 10 手段と、

前記複数の1次コイルに交流の電圧を印加するための手 段と、

前記素子基板が有する検査専用回路に設けられた端子に おいて生じる電磁波の情報を収集する手段と、

前記収集した情報から、前記素子基板が有する複数の回 路素子のうち、欠陥を有する回路素子を特定する手段 と、を備えており、

前記複数の2次コイルの出力は、その電圧の波形が整形 されて、前記素子基板が有する複数の回路素子に入力さ 20 れ、前記複数の回路素子の出力は、前記検査専用回路に 入力されており、

前記検査専用回路は、前記複数の回路素子の出力のレベ ルが全て同じであるとき第1のレベルの信号を出力し、 前記複数の回路素子の出力のうち、少なくとも1つの出 カのレベルが異なっているとき、前記第1のレベルの信 号とは異なる第2のレベルの信号を出力する第1の手段 と、前記第1の手段からの出力を増幅する第2の手段と を有し、

前記第2の手段からの出力は前記端子に入力されること 30 を特徴とする検査装置。

【請求項24】請求項19乃至請求項23において、前 記電磁波の情報を収集する手段とは、電磁波の強さを測 定する手段であることを特徴とする検査装置。

【請求項25】請求項11乃至請求項24のいずれか1 項において、

前記一定の間隔とは、前記複数の1次コイルが形成され た絶縁表面と、前記素子基板との間に気体または液体を 流すことで制御していることを特徴とする検査装置。

【請求項26】請求項11乃至請求項25のいずれか1 40 動信号を生成し、 項において、

前記複数の1次コイルが有する配線は同一平面上に形成 され、且つ前記配線は渦を巻いていることを特徴とする 検査装置。

【請求項27】第1の絶縁表面上に形成された、交流の 電圧が印加されている1次コイルと、第2の絶縁表面上 に形成された2次コイルとを、一定の間隔をもって重ね 合わせ、前記2次コイルに接続されている、前記第2の 絶縁表面上に形成された複数の回路素子において生じる

基板が有する複数の回路素子のうち、欠陥を有する回路 素子を特定することを特徴とする検査方法。

【請求項28】請求項27において、

前記1次コイルが有する配線は同一平面上に形成され、 且つ前記配線は渦を巻いていることを特徴とする検査方 法。

【請求項29】第1の絶縁表面上に形成された複数の1 次コイルと、第2の絶縁表面上に形成された複数の2次 コイルとを、一定の間隔をもってそれぞれ重ね合わせ、 前記複数の1次コイルに、互いに位相の異なる交流の電 圧を印加し、

前記複数の2次コイルにおいて生じた電圧を、整流化し た後加算することで、直流の電圧を生成し、

前記直流の電圧を前記第2の絶縁表面上に形成された複 数の回路素子に印加し、

前記複数の回路素子において生じる電界の情報を収集 し、

前記収集した情報から、前記素子基板が有する複数の同 路素子のうち、欠陥を有する回路素子を特定することを 特徴とする検査方法。

【請求項30】第1の絶縁表面上に形成された複数の1 次コイルと、第2の絶縁表面上に形成された複数の2次 コイルとを、一定の間隔をもってそれぞれ重ね合わせ、 前記複数の1次コイルに交流の電圧を印加し、

前記複数の2次コイルにおいて生じた電圧から駆動信号 を生成し、

前記駆動信号を前記第2の絶縁表面上に形成された複数 の回路素子に印加し、

前記複数の回路素子において生じる電界の情報を収集 し、

前記収集した情報から、前記素子基板が有する複数の回 路素子のうち、欠陥を有する回路素子を特定することを 特徴とする検査方法。

【請求項31】第1の絶縁表面上に形成された複数の1 次コイルと、第2の絶縁表面上に形成された複数の2次 コイルとを、一定の間隔をもってそれぞれ重ね合わせ、 前記複数の1次コイルに交流の電圧を印加し、

前記複数の2次コイルにおいて生じた電圧を用い、前記 第2の絶縁表面上に形成された波形整形回路において駆

前記駆動信号を前記第2の絶縁表面上に形成された複数 の回路素子に印加し、

前記複数の回路素子において生じる電界の情報を収集

前記収集した情報から、前記素子基板が有する複数の回 路素子のうち、欠陥を有する回路素子を特定することを 特徴とする検査方法。

【請求項32】第1の絶縁表面上に形成された複数の第 1の1次コイルと、第2の絶縁表面上に形成された複数 電界の情報を収集し、前記収集した情報から、前記素子 50 の第1の2次コイルとを、また前記第1の絶縁表面上に

形成された複数の第2の1次コイルと、第2の絶縁表面上に形成された複数の第2の2次コイルとを、一定の間隔をもってそれぞれ重ね合わせ、

前記複数の第1の1次コイルに、互いに位相の異なる交 流の電圧を印加し、

前記複数の第1の2次コイルにおいて生じた電圧を、整 流化した後加算することで、直流の電圧を生成し、

前記複数の第2の1次コイルに交流の電圧を印加し、

前記複数の第2の2次コイルにおいて生じた電圧から駆動信号を生成し、

前記直流の電圧及び前記駆動信号を前記第2の絶縁表面 上に形成された複数の回路素子に印加し、

前記複数の回路素子において生じる電界の情報を収集し、

前記収集した情報から、前記素子基板が有する複数の回路素子のうち、欠陥を有する回路素子を特定することを特徴とする検査方法。

【請求項33】第1の絶縁表面上に形成された複数の第1の1次コイルと、第2の絶縁表面上に形成された複数の第1の2次コイルとを、また前記第1の絶縁表面上に 20形成された複数の第2の1次コイルと、第2の絶縁表面上に形成された複数の第2の2次コイルとを、一定の間隔をもってそれぞれ重ね合わせ、

前記複数の第1の1次コイルに、互いに位相の異なる交 流の電圧を印加し、

前記複数の第1の2次コイルにおいて生じた電圧を、整 流化した後加算することで、直流の電圧を生成し、

前記複数の第2の1次コイルに交流の電圧を印加し、

前記複数の第2の2次コイルにおいて生じた電圧を用い、前記第2の絶縁表面上に形成された波形整形回路に 30 おいて駆動信号を生成し、

前記直流の電圧及び前記駆動信号を前記第2の絶縁表面 上に形成された複数の回路素子に印加し、

前記複数の回路素子において生じる電界の情報を収集

前記収集した情報から、前記素子基板が有する複数の回路素子のうち、欠陥を有する回路素子を特定することを特徴とする検査方法。

【請求項34】請求項27乃至請求項33のいずれか1項において、

前記複数の1次コイルが有する配線は同一平面上に形成され、且つ前記配線は渦を巻いていることを特徴とする 検査方法。

【請求項35】請求項27または請求項34において、 前記電界の情報を収集する手段とは、電界の強さを測定 する手段であることを特徴とする検査方法。

【請求項36】請求項35において、前記電界の強さを 測定する手段とは、電気光学素子を備えていることを特 徴とする検査方法。

【請求項37】請求項36において、

前記電気光学素子とは、ポッケルス・セルであることを 特徴とする検査方法。

【請求項38】第1の絶縁表面上に形成された、交流の電圧が印加されている1次コイルと、第2の絶縁表面上に形成された2次コイルとを、一定の間隔をもって重ね合わせ、前記2次コイルに接続されている、前記第2の絶縁表面上に形成された複数の回路素子において生じる電磁波の情報を収集し、前記収集した情報から、前記素子基板が有する複数の回路素子のうち、欠陥を有する回10路素子を特定することを特徴とする検査方法。

【請求項39】請求項38において、

前記1次コイルが有する配線は同一平面上に形成され、 且つ前記配線は渦を巻いていることを特徴とする検査方 法。

【請求項40】第1の絶縁表面上に形成された複数の1次コイルと、第2の絶縁表面上に形成された複数の2次コイルとを、一定の間隔をもってそれぞれ重ね合わせ、前記複数の1次コイルに、互いに位相の異なる交流の電圧を印加し、

前記複数の2次コイルにおいて生じた電圧を、整流化した後加算することで、直流の電圧を生成し、

前記直流の電圧を前記第2の絶縁表面上に形成された複数の回路素子に印加し、

前記複数の回路素子において生じる電磁波の情報を収集

前記収集した情報から、前記素子基板が有する複数の回路素子のうち、欠陥を有する回路素子を特定することを特徴とする検査方法。

【請求項41】第1の絶縁表面上に形成された複数の1 の 次コイルと、第2の絶縁表面上に形成された複数の2次 コイルとを、一定の間隔をもってそれぞれ重ね合わせ、 前記複数の1次コイルに交流の電圧を印加し、

前記複数の2次コイルにおいて生じた電圧から駆動信号 を生成し、

前記駆動信号を前記第2の絶縁表面上に形成された複数 の回路素子に印加し、

前記複数の回路素子において生じる電磁波の情報を収集し、

前記収集した情報から、前記素子基板が有する複数の回 40 路素子のうち、欠陥を有する回路素子を特定することを 特徴とする検査方法。

【請求項42】第1の絶縁表面上に形成された複数の1次コイルと、第2の絶縁表面上に形成された複数の2次コイルとを、一定の間隔をもってそれぞれ重ね合わせ、前記複数の1次コイルに交流の電圧を印加し、

前記複数の2次コイルにおいて生じた電圧を用い、前記第2の絶縁表面上に形成された波形整形回路において駆動信号を生成し、

前記駆動信号を前記第2の絶縁表面上に形成された複数 50 の回路素子に印加し、

前記複数の回路素子において生じる電磁波の情報を収集し、

前記収集した情報から、前記素子基板が有する複数の回 路素子のうち、欠陥を有する回路素子を特定することを 特徴とする検査方法。

【請求項43】第1の絶縁表面上に形成された複数の第1の1次コイルと、第2の絶縁表面上に形成された複数の第1の2次コイルとを、また前記第1の絶縁表面上に形成された複数の第2の1次コイルと、第2の絶縁表面上に形成された複数の第2の2次コイルとを、一定の間10隔をもってそれぞれ重ね合わせ、

前記複数の第1の1次コイルに、互いに位相の異なる交流の電圧を印加し、

前記複数の第1の2次コイルにおいて生じた電圧を、整 流化した後加算することで、直流の電圧を生成し、

前記複数の第2の1次コイルに交流の電圧を印加し、

前記複数の第2の2次コイルにおいて生じた電圧から駆動信号を生成し、

前記直流の電圧及び前記駆動信号を前記第2の絶縁表面 上に形成された複数の回路素子に印加し、

前記複数の回路素子において生じる電磁波の情報を収集し、

前記収集した情報から、前記素子基板が有する複数の回路素子のうち、欠陥を有する回路素子を特定することを特徴とする検査方法。

【請求項44】第1の絶縁表面上に形成された複数の第1の1次コイルと、第2の絶縁表面上に形成された複数の第1の2次コイルとを、また前記第1の絶縁表面上に形成された複数の第2の1次コイルと、第2の絶縁表面上に形成された複数の第2の2次コイルとを、一定の間30隔をもってそれぞれ重ね合わせ、

前記複数の第1の1次コイルに、互いに位相の異なる交流の電圧を印加し、

前記複数の第1の2次コイルにおいて生じた電圧を、整 流化した後加算することで、直流の電圧を生成し、

前記複数の第2の1次コイルに交流の電圧を印加し、

前記複数の第2の2次コイルにおいて生じた電圧を用い、前記第2の絶縁表面上に形成された波形整形回路において駆動信号を生成し、

前記直流の電圧及び前記駆動信号を前記第2の絶縁表面 40 上に形成された複数の回路素子に印加し、

前記複数の回路素子において生じる電磁波の情報を収集し、

前記収集した情報から、前記素子基板が有する複数の回 路素子のうち、欠陥を有する回路素子を特定することを 特徴とする検査方法。

【請求項45】請求項38または請求項44において、 前記電磁波の情報を収集する手段とは、電磁波の強さを 測定する手段であることを特徴とする検査方法。

【請求項46】請求項38乃至請求項45のいずれか1 50 る手段であることを特徴とする検査方法。

項において、

前記複数の1次コイルが有する配線は同一平面上に形成され、且つ前記配線は渦を巻いていることを特徴とする 検査方法。

【請求項47】第1の絶縁表面上に形成された複数の1次コイルと、第2の絶縁表面上に形成された複数の2次コイルとを、一定の間隔をもってそれぞれ重ね合わせ、前記複数の1次コイルに、互いに位相の異なる交流の電圧を印加し、

0 前記複数の2次コイルにおいて生じた電圧を、整流化した後加算することで、直流の電圧を生成し、

前記直流の電圧を前記第2の絶縁表面上に形成された複数の回路素子に印加し、

前記複数の回路素子の出力は、検査専用回路に入力されており、

前記検査専用回路が有する端子において生じる電界の情報を収集し、

前記収集した情報から、前記素子基板が有する複数の回路素子のうち、欠陥を有する回路素子を特定することを 20 特徴とする検査方法。

【請求項48】第1の絶縁表面上に形成された複数の1次コイルと、第2の絶縁表面上に形成された複数の2次コイルとを、一定の間隔をもってそれぞれ重ね合わせ、前記複数の1次コイルに交流の電圧を印加し、

前記複数の2次コイルにおいて生じた電圧を用い、前記第2の絶縁表面上に形成された波形整形回路において駆動信号を生成し、

前記駆動信号を前記第2の絶縁表面上に形成された複数 の回路素子に印加し、

0 前記複数の回路素子の出力は、検査専用回路に入力されており、

前記検査専用回路が有する端子において生じる電界の情 報を収集し、

前記収集した情報から、前記素子基板が有する複数の回 路素子のうち、欠陥を有する回路素子を特定することを 特徴とする検査方法。

【請求項49】請求項47または請求項48において、 前記検査専用回路は、

前記複数の回路素子の出力のレベルが全て同じであるとき第1のレベルの信号を出力し、前記複数の回路素子の出力のうち、少なくとも1つの出力のレベルが異なっているとき、前記第1のレベルの信号とは異なる第2のレベルの信号を出力する第1の手段と、

前記第1の手段からの出力を増幅する第2の手段とを有し、

前記第2の手段からの出力は前記端子に入力されること を特徴とする検査方法。

【請求項50】請求項47乃至請求項49において、前 記電界の情報を収集する手段とは、電界の強さを測定す る手段であることを特徴とする絵本方法

11

【請求項51】請求項50において、前記電界の強さを 測定する手段とは、電気光学素子を備えていることを特 徴とする検査方法。

【請求項52】請求項51において、

前記電気光学素子とは、ポッケルス・セルであることを 特徴とする検査方法。

【請求項53】第1の絶縁表面上に形成された複数の1 次コイルと、第2の絶縁表面上に形成された複数の2次 コイルとを、一定の間隔をもってそれぞれ重ね合わせ、 前記複数の1次コイルに、互いに位相の異なる交流の電 10

前記複数の2次コイルにおいて生じた電圧を、整流化し た後加算することで、直流の電圧を生成し、

前記直流の電圧を前記第2の絶縁表面上に形成された複 数の回路素子に印加し、

前記複数の回路素子の出力は、検査専用回路に入力され ており、

前記検査専用回路が有する端子において生じる電磁波の 情報を収集し、

路素子のうち、欠陥を有する回路素子を特定することを 特徴とする検査方法。

【請求項54】第1の絶縁表面上に形成された複数の1 次コイルと、第2の絶縁表面上に形成された複数の2次 コイルとを、一定の間隔をもってそれぞれ重ね合わせ、 前記複数の1次コイルに交流の電圧を印加し、

前記複数の2次コイルにおいて生じた電圧を用い、前記 第2の絶縁表面上に形成された波形整形回路において駆 動信号を生成し、

の回路素子に印加し、前記複数の回路素子の出力は、検 査専用回路に入力されており、

前記検査専用回路が有する端子において生じる電磁波の 情報を収集し、

前記収集した情報から、前記素子基板が有する複数の回 路素子のうち、欠陥を有する回路素子を特定することを 特徴とする検査方法。

【請求項55】請求項53または請求項54において、 前記検査専用回路は、

前記複数の回路素子の出力のレベルが全て同じであると 40 き第1のレベルの信号を出力し、前記複数の回路素子の 出力のうち、少なくとも1つの出力のレベルが異なって いるとき、前記第1のレベルの信号とは異なる第2のレ ベルの信号を出力する第1の手段と、

前記第1の手段からの出力を増幅する第2の手段とを有

前記第2の手段からの出力は前記端子に入力されること を特徴とする検査方法。

【請求項56】請求項53乃至請求項55において、前 記電磁波の情報を収集する手段とは、電磁波の強さを測 50 コスト削減という観点から見て、非常に有効な手段であ

定する手段であることを特徴とする検査方法。

【請求項57】請求項47乃至請求項56のいずれか1 項において、

前記複数の1次コイルが有する配線は同一平面上に形成 され、且つ前記配線は渦を巻いていることを特徴とする 検査方法。

【請求項58】請求項27乃至請求項57のいずれか1 項において、

前記一定の間隔とは、前記第1の絶縁表面と、前記第2 の絶縁表面との間に気体または液体を流すことで制御し ていることを特徴とする検査方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置が有す る素子基板の検査装置及びそれを用いた検査方法に関す る。より具体的には、非接触型の検査装置及びそれを用 いた検査方法に関する。

[0002]

【従来の技術】近年、絶縁表面を有する基板上に形成さ 前記収集した情報から、前記素子基板が有する複数の回 20 れた半導体膜(厚さ数~数百nm程度)を用いて薄膜ト ランジスタ(TFT)を構成する技術が注目されてい る。その理由は、半導体装置の一つであるアクティブマ トリクス型の半導体表示装置の需要が高まってきたこと による。アクティブマトリクス型の半導体表示装置に は、代表的には液晶ディスプレイ、OLED (Organic Light Emitting Device) ディスプレイ、DMD (Digit al Micromirror Device) が含まれる。

【0003】活性層に結晶構造を有する半導体膜を用い たTFT (結晶質TFT) は高い移動度が得られること 前記駆動信号を前記第2の絶縁表面上に形成された複数 30 から、同一基板上に機能回路を集積させて高精細な画像 表示を行うアクティブマトリクス型の半導体表示装置を 実現することが可能である。

> 【0004】ところで、アクティブマトリクス型の半導 体表示装置は、様々な製造工程を経て完成する。例えば アクティブマトリクス型の液晶ディスプレイの場合、半 導体膜の成膜とパターン形成を行なうパターン形成工程 と、カラー化を実現するためのカラーフィルタ形成工程 と、半導体を含む素子を有する素子基板と、対向電極を 有する対向基板との間に液晶を封入して液晶パネルを形 成するセル組立工程と、セル組立工程において組み立て られた液晶パネルに、該液晶パネルを動作させるための 駆動部品やバックライトを取り付け、液晶ディスプレイ として完成させるモジュール組み立て工程とを、主に有

> 【0005】そして液晶ディスプレイの種類によって多 少の違いはあるが、上記各工程には、検査工程が含まれ る。製品として完成する前に、工程の早い段階で不良品 を見分けることができたら、そのパネルに関しては後の 工程を省略することが可能である。よって検査工程は、

る。

[0006]

【発明が解決しようとする課題】パターン形成工程に含 まれる検査工程の1つに、パターン形成後の欠陥検査が ある。

【0007】パターン形成後の欠陥検査とは、パターン 形成した後、半導体膜、絶縁膜または配線のパターン (以下、単にパターンと呼ぶ) の幅のばらつきによって 動作不良が生じている箇所や、ゴミまたは成膜不良によ って、配線が断線またはショートしている箇所を検出し 10 たり、検査対象である回路または回路素子が正常に動作 するかどうかを確認するための検査である。

【0008】このような欠陥検査は、主に光学式検査方 法と、プローブ検査方法とに大別される。

【0009】光学式検査方法は、基板上に形成されたパ ターンをCCD等で読み取り、基準となるパターンと比 較して欠陥を識別する検査方法である。また、プローブ 検査方法は、基板側の端子に微細なピン(プローブ)を 立てて、プローブ間の電流または電圧の大きさによって 欠陥を識別する検査方法である。一般的に、前者は非接 20 触型検査方法と呼ばれ、後者は触針型検査方法と呼ばれ る。

【0010】上記いずれの方法を用いても、素子基板の 欠陥を検出することが可能である。しかし、上記各検査 方法にはそれぞれ短所がある。

【0011】光学式検査方法は、何層ものパターンの形 成が終了した後に検査を行なうと、下層に形成されたパ ターンを識別するのが困難であるため、欠陥箇所の検出 が難しい。かといって、パターンを形成するたび毎に検 査を行なうと、検査工程自体が煩雑になり、製造工程全 30 体にかかる時間も長くなってしまう。また、プローブ検 査方法では、配線に直接プローブを立てるため、配線に 傷がついて微細なゴミが生じることがある。検査工程に おいて生じたゴミは、後の工程の歩留まりを低下させる 原因になり、好ましくない。

【0012】上記問題に鑑み、本発明では、配線にプロ ーブを立てないで済む、より簡便な検査方法の確立、及 び該検査方法を用いる検査装置の提供を課題とする。

[0013]

【課題を解決するための手段】本発明者は、プローブを 40 立てなくても、電磁誘導によって素子基板の配線に起電 力を生じさせることで、該配線に電流を流すことができ るのではないかと考えた。

【0014】具体的には、素子基板を検査するための、 検査用の基板(検査用基板)を別途用意する。該検査用 基板は1次コイルを有しており、検査対象とである素子 基板は、2次コイルを有している。

【0015】なお、1次コイルと2次コイルはともに、 基板上に成膜した導電膜をパターニングすることで形成 るが、本発明において1次コイル及び2次コイルは、中 心に磁性体を設けて磁路としたコイルではなく、中心に 磁性体を設けないコイルを用いた。

14

【0016】そして、検査用基板が有する1次コイル と、素子基板が有する2次コイルを一定の間隔を空けて 重ね合わせ、1次コイルが有する2つの端子間に交流の 電圧を印加することで、2次コイルが有する2つの端子 間に起電力を生じさせる。なおこの間隔は小さいほど望 ましく、1次コイルと2次コイル形成部は、間隔の制御 が可能な限り近づけたほうが良い。

【0017】そして、2次コイルに生じた起電力である 交流の電圧を、素子基板において整流化した後適当に平 滑化することで、素子基板が有する回路または回路素子 を駆動させるための直流の電圧(以下、電源電圧と呼 ぶ)として用いることが可能である。また、2次コイル に生じた起電力である交流の電圧を、波形整形回路等で 適当にその電圧の波形を整形することで、素子基板が有 する回路または回路素子を駆動させるための信号(以 下、駆動信号と呼ぶ)として用いることが可能である。 【0018】そして、この駆動信号または電源電圧が、 素子基板の有する配線に入力されるようにする。

【0019】基板上に形成された回路または回路素子 は、引きまわし配線に入力された駆動信号または電源電 圧によって駆動する。回路または回路素子が駆動する と、回路または回路素子において微弱な電磁波、または 電界が生じる。この微弱な電磁波または電界が有する情 報をモニターすることで、多数の回路または回路素子の 中から、正常に動作していない箇所を検出することが可 能である。

【0020】なお、電磁波または電界が有する情報は、 周波数、位相、強度、時間など、様々な次元において収 集することが可能である。本発明においては、多数の回 路または回路素子の中から、正常に動作していない箇所 を検出することが可能であるのならば、電磁波または電 界が有する情報のうち、どのような情報でも利用するこ とが可能である。

【0021】なお回路または回路素子において生じる微 弱な電磁波、または電界のモニターの仕方は、公知の方 法を用いることができる。

【0022】本発明は上記構成によって、配線に直接プ ローブを立てなくても欠陥箇所を検出することができる ので、プローブを立てることで生じた微細なゴミによ り、後の工程の歩留まりを低下させるのを防ぐことがで きる。なおかつ、光学式検査方法と異なり、1回の検査 工程で全てのパターン形成工程の良否を判断することが できるので、検査工程がより簡便化される。

[0023]

【発明の実施の形態】図1 (A) に、本発明の検査を行 なうための検査基板の上面図を示す。また、図1 (B) する。そして、従来の磁性体を設けたコイルも可能であ 50 に検査方法において検査される素子基板の上面図を示

す。なお本実施の形態では、液晶ディスプレイが有する 素子基板を例にとって、本発明の検査方法について説明 するが、本発明の検査方法は、液晶ディスプレイに限っ て用いることができるわけではなく、半導体を用いて形 成された半導体装置であるならば、どれでも用いること が可能である。

15

【0024】図1(A)に示した検査基板は、基板10 0上に、1次コイル形成部101、外部入力用バッファ 102、コネクター接続部103が設けられている。な 100上に形成された回路または回路素子全てを含んで いる。

【0025】図1(B)に示した素子基板は、基板11 0上に、信号線駆動回路111、走査線駆動回路11 2、画素部113、引きまわし配線114、コネクター 接続部115、波形整形回路または整流回路116、2 次コイル形成部117、コイル用配線118が設けられ ている。なお本明細書において素子基板とは、基板11 0と、基板110上に形成された回路または回路素子全 てを含んでいる。なお、引きまわし配線114は、素子 20 基板が有する画素部と駆動回路に駆動信号や電源電圧を 供給するための配線である。

【0026】コネクター接続部115には、検査工程の 後の工程において、FPCまたはTAB等が接続され る。なお、素子基板は検査工程終了後、コイル用配線1 18が物理的及び電気的に切り離されるように、点線A - A'において切断される。

【0027】次に、検査工程における素子基板と検査基 板の動作について説明する。なお検査工程における信号 の流れを分かり易くするために、図1で示した素子基板 30 と検査基板の構成を、図2にブロック図で示し、図1及 び図2を参照して説明する。

【0028】検査基板203において、信号源201ま たは交流電源202から、コネクター接続部103に接 続されるコネクターを介して、外部入力用バッファ10 2に検査用の交流の信号が入力される。検査用の交流の 信号は、外部入力用バッファ102において緩衝増幅さ れ、1次コイル形成部101に入力される。

【0029】なお、図1(A)及び図2では、入力され 衝増幅してから、1次コイル形成部101に入力する が、本発明はこの構成に限定されない。外部入力用バッ ファ102を設けずに、直接交流の信号を1次コイル形 成部101に入力しても良い。

【0030】1次コイル形成部101には、複数の1次 コイルが形成されている。各1次コイルに交流の信号が 入力される。

【0031】一方、素子基板204が有する2次コイル 形成部117には、1次コイル形成部101が有する複 数の1次コイルに対応した複数の2次コイルが形成され 50 ても良い。

ている。1次コイルに交流の信号が入力されると、電磁 誘導により、各2次コイルが有する2つの端子間に起電 力である交流の電圧が生じる。

【0032】2次コイルにおいて発生した交流の電圧 は、波形整形回路116 aまたは整流回路116 bに供 給される。波形整形回路116aまたは整流回路116 bでは、該交流の電圧を整形または整流化し、駆動信号 または電源電圧を生成する。

【0033】生成された駆動信号または電源電圧は、コ お本明細書において検査基板とは、基板100と、基板 10 イル用配線118を介して引きまわし配線114に入力 される。入力された駆動信号または電源電圧等は、引き まわし配線114を介して信号線駆動回路111、走査 線駆動回路112、画素部113に供給される。

> 【0034】なお画素部113には複数の画素が形成さ れており、各画素には画素電極が形成されている。な お、信号線駆動回路及び走査線駆動回路は、図1(A) 及び図2に示した数に限定されない。

> 【0035】駆動信号または電源電圧等が信号線駆動回 路111、走査線駆動回路112、画素部113に入力 されると、信号線駆動回路111、走査線駆動回路11 2及び画素部113が有する各回路または回路素子にお いて、電磁波または電界が生じる。

> 【0036】欠陥を有する回路または回路素子において 生じる電界及び電磁波の強さは、正常な回路または回路 素子において生じる電界及び電磁波の強さと著しく異な る。よって、各回路または回路素子において生じた電磁 波及び電界の強度をモニターすることで、欠陥の生じて いる箇所を突き止めることができる。図2では、検査部 205において電界または電磁波の強度を測定し、欠陥 簡所を検出している。

> 【0037】また、検査対象である全ての回路の出力 を、検査専用の回路(以下、検査専用回路)に入力し、 該検査専用回路において生じる電界または電磁波の強度 を測定することで、欠陥の有無を特定したり、欠陥箇所 そのものを特定したりしても良い。

【0038】検査専用回路を用いる場合、画素部に実際 の表示には用いない検査専用の画素(ダミー画素)を設 け、検査専用の画素において回路または回路素子の出力 を検査専用回路に入力するようにしても良い。これは画 た交流の信号を、外部入力用バッファ102において緩 40 索部に限られず、素子基板が有する全ての回路または回 路素子の出力を、検査専用回路に入力する必要はなく、 回路または回路素子のいくつかを選択し、その出力を検 査専用回路に入力するようにしても良い。また、実際の 駆動には用いないダミーの検査専用の回路または回路素 子を形成し、該検査専用の回路または回路素子の出力を 検査専用回路に入力するようにしても良い。

> 【0039】なお、電磁波及び電界をモニターする方法 は、回路または回路素子の欠陥を検出することができる 程度の感度を有しているならば、どのような方法を用い

【0040】次に、1次コイル形成部及び2次コイル形 成部(以下、コイル形成部と総称する)の詳しい構成に ついて説明する。図3にコイルの拡大図を示す。

【0041】図3(A)に示したコイルは、曲線を描い て渦を巻いた状態になっており、コイルの両端にはコイ ル用端子301、302が形成されている。また、図3 (B) に示したコイルは矩形を描いて渦を巻いた状態に なっており、コイルの両端にはコイル用端子303、3 04が形成されている。

【0042】なお、本発明で用いるコイルは、コイルが 10 有する配線全体が同一平面上に形成され、且つコイルが 有する配線が渦を巻いていれば良い。よって、コイルが 形成されている平面に対して垂直の方向から見たとき に、コイルの有する配線が曲線を描いていても、角のあ る形を描いていても良い。

【0043】また、コイルの巻数、線幅及び基板上に占 める面積は、設計者が適宜設定することができる。

【0044】次に、図3(A)に示したコイルを1次コ イルとして有する素子基板と、同じく図3 (A) に示し たコイルを2次コイルとして有する検査基板とを重ね合 20 わせた様子を、図4(A)に示す。なお205は、検査 基板203と信号源及び交流電源とを接続するFPCで ある。

【0045】図4(A)に示すとおり、検査基板203 が有する1次コイル形成部101と、素子基板204が 有する2次コイル形成部117は、一定の間隔を空けて 重なっている。なおこの間隔は小さいほど望ましく、1 次コイル形成部101と、素子基板204が有する2次 コイル形成部117は、間隔の制御が可能な限り近づけ たほうが良い。

【0046】なお、検査基板203と素子基板204の 間隔は、両基板を固定することで保つようにしても良い し、素子基板204を固定し、検査基板203と素子基 板204の間に一定の流量または圧力の気体または液体 を流すことで、保つようにしても良い。

【0047】1次コイル形成部101と2次コイル形成 部117とが重なっている部分の拡大図を、図4(B) に示す。206は1次コイルであり、207は2次コイ ルを示している。

【0048】1次コイル206と2次コイル207は、 配線の渦の巻く方向が同一になっているが、本発明はこ の構成に限定されない。1次コイルと2次コイルの渦の 巻く方向が逆であっても良い。

【0049】また1次コイルと、2次コイルの間の間隔 (L,,,) も設計者が適宜設定することができる。

【0050】次に、図2に示した波形整形回路116a の詳しい構成について説明する。

【0051】図5に、図1及び図2で示した信号源20 1、1次コイル形成部101、2次コイル形成部11

イル形成部101には、複数の1次コイル206が設け られている。2次コイル形成部117には、複数の2次 コイル207が設けられている。

【0052】各1次コイル206には、信号源201か ら検査用の交流の信号が入力されている。1次コイル2 06に交流信号が入力されると、対応する2次コイル2 07に起電力である交流の電圧が生じ、該交流の電圧が 波形整形回路116aに印加される。

【0053】波形整形回路116aは、時間的に変化す る量、すなわち電圧や電流等の波形を形成したり、整形 したりするために用いる電子回路である。図5では、抵 抗501、502、コンデンサ503を有し、各回路素 子を組み合わせて積分型波形整形回路116 aを構成し ている。むろん波形整形回路は図5に示した構成に限ら れない。また、電源回路と同様に、ダイオードを用いた 検波回路を使用し、波形整形を行なっても良い。本発明 で用いる波形整形回路116 aは、入力された交流の起 電力から、具体的にはクロック信号(CLK)、スター トパルス信号 (SP)、ビデオ信号 (Video Si gnals)を生成し、出力する。なお、波形整形回路 116 aから出力される信号は上述したものに限定され ず、モニターすることで欠陥箇所を特定できる電磁波ま たは電界を、素子基板が有する回路または回路素子にお いて生じさせることができる信号であれば、どのような 波形の信号であっても良い。

【0054】波形整形回路116aから出力された信号 は、後段の回路(図1及び図2では、信号線駆動回路1 11、走査線駆動回路112、画素部113に入力され る。

30 【0055】次に、図2に示した整流回路116bの詳 しい構成について説明する。

【0056】図6に、図1及び図2で示した交流電源2 02、1次コイル形成部101、2次コイル形成部11 7、整流回路116bの接続の様子を示す。1次コイル 形成部101には、複数の1次コイル206が設けられ ている。2次コイル形成部117には、複数の2次コイ ル207が設けられている。

【0057】各1次コイル206には、交流電源202 から検査用の交流の信号が入力されている。1次コイル 40 206に交流の信号が入力されると、対応する2次コイ ル207に起電力である交流の電圧が生じ、該交流の電 圧が整流回路116bに印加される。

【0058】なお、本発明において整流回路とは、供給 された交流の電圧から直流の電源電圧を生成する回路を 意味する。なお直流の電源電圧とは、一定の高さに保た れた電圧を意味する。

【0059】図6で示した整流回路116bでは、ダイ オード601と、コンデンサ602と、抵抗603とを 有している。ダイオード601は入力された交流の電圧 7、波形整形回路116aの接続の様子を示す。1次コ 50 を整流化し、直流の電圧に変換する。

【0060】図7(A)に、ダイオード601において 整流化される前の、交流の電圧の時間変化を示す。ま た、図7 (B) に、整流化された後の電圧の時間変化を 示す。図7(A)のグラフと図7(B)のグラフを比較 してわかるように、整流化された後は、半周期毎に、電 圧が0または一方の極性を有する値をとる、いわゆる脈 流の電圧になっている。

【0061】図7(B)に示した脈流の電圧は、電源電 圧として用いることができない。そこで通常では、コン デンサにおいて電荷を蓄えることによって、脈流を平滑 10 化して直流の電圧に変換している。しかし、薄膜の半導 体を用いて、脈流を十分に平滑化させることができる、 大容量のコンデンサを形成するには、コンデンサ自体の 面積が非常に大きくなり、現実的ではない。そこで、本 発明では、整流化した後に位相の異なる脈流の電圧を合 成(加算)し、電圧を平滑化する。上記構成により、コ ンデンサの容量が小さくても脈流を十分に平滑化させる ことができ、さらには、コンデンサを積極的に設けなく とも、脈流を十分に平滑化させることができる。

相の異なる交流の信号を入力することで、4つのダイオ ード601から位相の異なる4つの脈流の電圧を出力す るようにする。そして、上記4つの脈流の電圧が加算さ れて、高さがほぼ一定に保たれた直流の電源電圧が生成 され、後段の回路に出力される。

【0063】なお図6では、4つのダイオード601か ら出力される、位相の異なる4つの脈流の信号を加算す ることで、電源電圧を生成していたが、本発明はこの構 成に限定されない。位相分割の数はこれに限定されず、 整流回路からの出力を、電源電圧として用いることがで 30 きるぐらい平滑化することが可能であれば、位相分割の 数は幾つでも良い。

【0064】図8に、複数の整流化された信号を加算し することで得られる、電源電圧の時間変化を示す。図8 (A) は、4つの位相の異なる脈流の電圧を加算するこ とで、1つの電源電圧が生成されている例を示してい る。

【0065】なお電源電圧は複数の脈流を加算して生成 されるため、直流以外の成分であるリプルが存在してい る。リプルとは電源電圧の最も高い電圧と最も低い電圧 40 る。 との差に相当する。リプルが小さければ小さいほど、電 源電圧は直流に近づく。

【0066】図8(B)に、8つの位相の異なる脈流の 電圧を加算することで得られる、電源電圧の時間変化を 示す。図8(A)に示した電源電圧の時間変化と比較し て、リプルが小さくなっていることがわかる。

【0067】図8(C)に、16つの位相の異なる脈流 の電圧を加算することで得られる、電源電圧の時間変化 を示す。図8(B)に示した電源電圧の時間変化と比較 して、リプルが小さくなっていることがわかる。

【0068】このように、多くの位相の互いに異なる脈 流を加算することで、電源電圧のリプルが小さくなり、 より直流化されることがわかる。よって、位相分割の数 が多ければ多いほど、整流回路から出力される電源電圧 が平滑化されやすい。また、コンデンサ602の容量が 大きければ大きいほど、整流回路から出力される電源電 圧が平滑化されやすい。

【0069】整流回路116bにおいて生成された電源 電圧は、端子610、611から出力される。具体的に は、端子610からグラウンドに近い電圧が出力され、 端子611からは正の極性を有する電源電圧が出力され る。なお、ダイオードの陽極と陰極を逆に接続すること で、出力される電源電圧の極性を逆にすることができ る。端子610、611に接続されているダイオード6 02は、端子612、613に接続されているダイオー ド601に対して、陽極と陰極が逆に接続されている。 よって、端子612から0に近い電圧が出力され、端子 613からは負の極性を有する電源電圧が出力される。 【0070】なお、素子基板上には様々な回路または回 【0062】図6では4つの1次コイルに、それぞれ位 20 路素子が形成されており、各回路または回路素子の種類 または用途によって、回路または回路素子に供給するべ き電源電圧の高さが異なる。図6に示した整流回路で は、入力する交流の信号の振幅を調整することで、各端 子にに入力される電圧の高さを調整することができる。 さらに、回路または回路素子によって接続する端子を変 えることで、回路または回路素子に供給される電源電圧 の高さを変えることができる。

> 【0071】本発明で用いる整流回路は、図6に示した 構成に限定されない。本発明で用いる整流回路は、入力 された交流の信号から直流の電源電圧を生成することが できる回路であれば良い。

【0072】本実施の形態では、駆動回路である信号線 駆動回路と走査線駆動回路を、素子基板が有している例 について説明したが、本発明で検査する素子基板はこれ に限定されない。素子基板が画素部のみを有している場 合でも、本発明の検査方法を用いて検査することが可能 である。また、TEGと称される単体素子または該単体 素子を複合化した評価回路においても、本発明の検査方 法及び検査装置を用いて欠陥を検査することが可能であ

【0073】また、本実施の形態では液晶ディスプレイ が有する素子基板の検査方法について説明したが、液晶 ディスプレイ以外の半導体表示装置においても、本実施 の形態で示した検査方法を用いて検査することが可能で ある。また半導体表示装置に限られず、基板上に形成さ れた半導体の特性を利用した半導体装置であれば、本発 明の検査方法を用いて検査することが可能である。な お、半導体装置には、ガラス基板上に成膜された半導体 薄膜を用いた半導体装置であっても良いし、単結晶のシ 50 リコン基板に形成された半導体装置であっても良い。

【0074】ただし半導体装置の種類及び規格に合わせ て、1次コイルと2次コイルの数及び設計を適宜設定す る必要がある。また、1次コイル形成部に入力する検査 用の交流の信号の波形、周波数及び振幅も、半導体装置 の種類及び規格に合わせて適宜設定する必要がある。

【0075】本発明は上記構成によって、配線に直接プ ローブを立てなくても欠陥箇所を検出することができる ので、プローブを立てることで生じた微細なゴミによ り、後の工程の歩留まりを低下させるのを防ぐことがで きる。なおかつ、光学式検査方法と異なり、1回の検査 10 セル909の様子を、図9(B)に示す。 工程で全てのパターン形成工程の良否を判断することが できるので、検査工程がより簡便化される。

[0076]

【実施例】以下に、本発明の実施例について説明する。 【0077】 (実施例1) 本実施例では、検査工程にお いて回路または回路素子において生じる電界を、電気光 学効果を利用して検出する例について説明する。具体的 に本実施例では、ポッケルス・セルを用いて測定する例 について説明する。

【0078】ポッケルス・セルとは、電気光学効果の1 つであるポッケルス効果を用いた電気光学素子の1つで ある。なお電気光学素子とは、電界がかかると屈折率が 変化する電気光学効果を利用した素子である。この性質 を利用し、結晶に交流電圧やパルス電圧を加えて、光の 変調やシャッター、円偏光の発生や検出に用いることが できる。

【0079】図9(A)に、液晶ディスプレイの素子基 板901と、ポッケルス・セル909とを重ね合わせて いる様子を示す。

【0080】素子基板901は、2次コイル形成部90 30 2、走査線駆動回路903、画素部904、信号線駆動 回路905を有している。そして2次コイル形成部90 2において生じた交流の電圧によって、走査線駆動回路 903、画素部904、信号線駆動回路905に、それ ぞれ検査用の駆動信号及び電源電圧が入力されている。

【0081】ポッケルス・セル909は、第1電極90 6、第2電極907、強誘電体結晶であるポッケルス結 晶908を有している。第1電極906と第2電極90 7の間にポッケルス結晶908が挟まれており、なおか つ第1電極906と第2電極907が、ポッケルス結晶 40 908の光軸方向に対して垂直になるように配置されて いる。

【0082】第1電極906及び第2電極907は、光 を透過する導電性の材料で形成する。図9(A)では酸 化インジウム・スズ(ITO)を用いているが、本発明 において第1電極及び第2電極の材料は、これに限定さ れない。

【0083】第1電極906には一定の電圧が印加され ている。なお図9 (A) では、第1電極906をグラウ ンドにおとしている。そして、第1電極906及び第2 50 【0091】また、検査対象である全ての回路の出力を

電極907は、素子基板901と並行に、なおかつ第2 電極907側に素子基板901が配置されている。な お、第2電極907は素子基板901と接するように配 置してもよいし、一定の間隔を空けて配置するようにし ても良い。また、第2電極907と素子基板901の間 に、緩衝材となるものを挟むようにしても良い。

【0084】また図9(A)では、ポッケルス・セル9 09を、画素部904と重なるように配置している。図 9 (A) において、矢印の方向から見えるポッケルス・

【0085】画素部904には複数の信号線910、走 査線911が形成されており、信号線910と走査線9 11によって囲まれている領域が、画素912に相当す る。各画素 9 1 2 (9 1 2 a、 9 1 2 b) には、画素電 極913 (913a、913b) が設けられている。

【0086】各画素912のうち、欠陥が生じていない 正常な画素を912a、欠陥が生じている画素を912 bとすると、ポッケルス・セル909の、画素電極91 3 aと重なっている部分と、画素電極 9 1 3 bと重なっ 20 ている部分とでは、矢印の方向における光の透過率が異

【0087】これは、ポッケルス・セルが有する強誘電 体結晶の光軸に対して垂直になるように素子基板を配置 すると、回路または回路素子において生じる電界によ り、強誘電体結晶において複屈折が生じるためである。 【0088】この複屈折の、電界方向成分をもつ偏光に 対する屈折率は、電界の強さによって決まる。よって、 同じ構造を有し、なおかつ正常に動作している複数の回 路または回路素子においては、同じ強さの電界が生じて いるため、各回路または回路素子と重なる部分における 強誘電体結晶の屈折率は、ほぼ等しくなる。

【0089】しかし、欠陥のある回路または回路素子に おいて生じる電界は、他の正常な回路または回路素子に おいて生じる電界に比べて、強かったり弱かったりす る。よって、欠陥のある回路または回路素子と重なる部 分における強誘電体結晶の屈折率は、他の正常な回路ま たは回路素子と重なる部分における強誘電体結晶の屈折 率と異なる。よって、ポッケルス・セルを通して素子基 板を見たときに、欠陥のある回路または回路素子と重な る部分が、正常な回路または回路素子と重なる部分に比 べて、明るく見えたり、暗く見えたりする。

【0090】よって、各画素の、素子基板に対して垂直 な方向における光を、偏光ビームスプリッターなどの光 学系を用いて分離し、その強度をモニターすることで、 ポッケルスセルの透過率を算出し、欠陥箇所を検出する ことが可能である。図9 (B) では、画素912bにお いて何らかの欠陥が生じていることがわかる。なお、複 数回にわたるモニターの結果に何らかの演算処理を施 し、欠陥箇所を検出するようにしても良い。

検査専用回路に入力し、該検査専用回路において生じる 電界の強度を、電気光学素子を用いて測定することで、 欠陥の有無を特定したり、欠陥箇所そのものを特定した りしても良い。検査専用回路を用いることで、検査対象 である全ての回路または回路素子において、いちいちポ ッケルス・セルを用いてモニターする必要がなくなり、 検査工程を簡便化及び迅速化することができる。

【0092】なお本実施例では、画素部904の欠陥を 検出する例について説明したが、本実施例はこれに限定 されない。ポッケルス・セル909と、走査線駆動回路 10 903や信号線駆動回路905を重ね合わせ、屈折率を モニターすることで、同じように欠陥箇所を検出するこ とが可能である。また素子基板上の引きまわし配線にお いて生じる断線やショートなどの欠陥も、同様に検出す ることが可能である。

【0093】なお。ポッケルス結晶として、主に、NH H, PO, BaTiO, KH, PO, (KHP) KD ,PO, (KDP)、LiNbO,、ZnOなどの結晶を 用いることができる。しかし本実施例で用いることがで きるポッケルス結晶は上述したものに限定されない。ポ 20 る。 ッケルス効果を有する結晶であれば良い。

【0094】また本実施例では、ポッケルス・セルを用 いたが、電界の大きさを感知するための電気光学素子は これに限定されない。電圧の印加により、その光学的特 性が変化するという現象を利用した電気光学素子であれ ば、本発明の検査方法または検査装置に用いることが可 能である。よって、液晶などを用いることも可能であ る。

[0095] (実施例2) 本実施例では、検査用の駆動 Dディスプレイの場合を例にとって、より詳しく説明す る。

【0096】1次コイルと2次コイルの数は、素子基板 の画素部と駆動回路の構造によって変わってくるため、 各素子基板の規格に合わせて数を設定することが肝要で

【0097】図10に、一般的な液晶ディスプレイの、 素子基板の構成を示す。図10に示した素子基板は、信 号線駆動回路700、走査線駆動回路701、画素部7 02を有している。

【0098】画素部702には、複数の信号線と複数の 走査線が形成されており、信号線と走査線で囲まれた領 域が画素に相当する。なお、図10では複数の画素のう ち、1つの信号線703と、1つの走査線704とを有 する画素のみを代表的に示した。各画素はスイッチング 素子となる画素TFTと、液晶セルの画素電極706を 有している。

【0099】画素TFT705のゲート電極は走査線7 04に接続されている。そして画素TFT705のソー ス領域とドレイン領域は、一方は信号線703に、もう 50 に、走査線の走査方向を切りかえるタイミングを決定す

一方は画素電極706に接続されている。

【0100】信号線駆動回路700は、シフトレジスタ 710、レベルシフタ711、アナログスイッチ712 を有している。シフトレジスタ710、レベルシフタ7 11及びアナログスイッチ712には、電源電圧 (Po wer supply)が与えられている。また、シフ トレジスタ710には信号線駆動回路用のクロック信号 (S-CLK) とスタートパルス信号(S-SP) が与 えられている。アナログスイッチ712にはビデオ信号 (Video signals) が与えられている。

【0101】シフトレジスタ710にクロック信号(S - C L K) とスタートパルス信号 (S-SP) が入力さ れると、ビデオ信号のサンプリングのタイミングを決定 するサンプリング信号が生成され、レベルシフタ711 に入力される。サンプリング信号は、レベルシフタ71 1においてその電圧の振幅を大きくされ、アナログスイ ッチ712に入力される。アナログスイッチ712で は、入力されたサンプリング信号に同期して、入力され たビデオ信号をサンプリングし、信号線703に入力す

【0102】一方、走査線駆動回路は、シフトレジスタ 721と、バッファ722を有している。シフトレジス タ721、バッファ722には、電源電圧(Power supply) が与えられている。また、シフトレジ スタ721には走査線駆動回路用のクロック信号(Gー CLK) とスタートパルス信号(G-SP) が与えられ

【0103】シフトレジスタ721にクロック信号(G -CLK) とスタートパルス信号(G-SP) が入力さ 信号及び電源電圧について、液晶ディスプレイとOLE 30 れると、走査線の選択のタイミングを決定する選択信号 が生成され、バッファ722に入力される。バッファ7 22に入力された選択信号は、緩衝増幅されて走査線7 04に入力される。

> 【0104】走査線704が選択されると、選択された 走査線704にゲート電極が接続された画素TFT70 5がオンになる。そして、信号線に入力されたサンプリ ングされたビデオ信号が、オンになっている画案TFT 705を介して、画素電極706に入力される。

【0105】このように、信号線駆動回路700と、走 40 査線駆動回路701と、画素部702が動作すると、各 回路または回路素子において電界または電磁波が発生す る。この電界または電磁波を何らかの手段を用いてモニ ターすることで、欠陥箇所を検出することができる。

【0106】図10に示した素子基板の場合、S-CL K、S-SP、G-CLK、G-SP及びビデオ信号 を、検査用の駆動信号として各回路に入力している。な お、検査用の駆動信号は、上述した信号に限定されな い。駆動に関わる信号ならば、検査用の駆動信号として 用いることが可能である。例えば、上述した信号の他

る信号や、走査線への選択信号の入力方向を切りかえる 信号などを入力しても良い。ただし、検査したい回路に おいて、回路または回路素子の欠陥の有無が検出できる ような信号を入力することが肝要である。

【0107】また、素子基板が有する全ての回路を検査 するのではなく、その中の一部の回路を検査対象とする 場合、該回路の欠陥部分を検出することが可能であるな らば、上述した全ての駆動信号を入力する必要はない。 例えば、信号線駆動回路700が有するシフトレジスタ あるS-CLK、S-SPと、シフトレジスタ710用 の検査用の電源電圧のみを、波形整形回路と整流回路に おいて生成し、シフトレジスタ710に入力すれば良 ٧٧,

【0108】次に、図11に、一般的なOLEDディス プレイの、素子基板の構成を示す。なお、図11ではデ ジタルのビデオ信号を用いて画像を表示するOLEDデ ィスプレイの駆動回路を例に説明する。図11に示した 素子基板は、信号線駆動回路800、走査線駆動回路8 01、画素部802を有している。

【0109】画素部802には、複数の信号線と、複数 の走査線と、複数の電源線が形成されており、信号線と 走査線と電源線とで囲まれた領域が画素に相当する。な お、図11では複数の画素のうち、1つの信号線807 と、1つの走査線809と、1つの電源線808を有す る画素のみを代表的に示した。各画素はスイッチング素 子となるスイッチング用TFT803と、駆動用TFT 804と、保持容量805と、OLEDの画素電極80 6を有している。

【0110】スイッチング用TFT803のゲート電極 30 は走査線809に接続されている。そしてスイッチング 用TFT803のソース領域とドレイン領域は、一方は 信号線807に、もう一方は駆動用TFT804のゲー ト電極に接続されている。

【0111】駆動用TFT804のソース領域とドレイ ン領域は、一方は電源線808に、もう一方は画素電極 806に接続されている。そして、駆動用TFT804 のゲート電極と電源線808とで保持容量805が形成 されている。なお保持容量805は必ずしも形成する必 要はない。

【0112】信号線駆動回路800は、シフトレジスタ 810、第1ラッチ811、第2ラッチ812を有して いる。シフトレジスタ810、第1ラッチ811及び第 2ラッチ812には、それぞれ電源電圧 (Power supply) が与えられている。また、シフトレジス タ810には信号線駆動回路用のクロック信号 (S-C LK) とスタートパルス信号 (S-SP) が与えられて いる。第1ラッチ811にはラッチのタイミングを決定 するラッチ信号 (Latch signals) とピデ オ信号 (Video signals) が与えられてい 50 【0122】走査線809が選択されると、選択された

る。

【0113】シフトレジスタ810にクロック信号(S -CLK) とスタートパルス信号 (S-SP) が入力さ れると、ビデオ信号のサンプリングのタイミングを決定 するサンプリング信号が生成され、第1ラッチ811に 入力される。

【0114】なお、シフトレジスタ810からのサンプ リング信号を、バッファ等によって緩衝増幅してから、 第1ラッチ811に入力するようにしても良い。サンプ 710のみを検査対象とするとき、検査用の駆動信号で 10 リング信号が入力される配線には、多くの回路あるいは 回路素子が接続されているために負荷容量 (寄生容量) が大きい。この負荷容量が大きいために生ずるタイミン グ信号の立ち上がりまたは立ち下がりの"鈍り"を防ぐ ために、このバッファは有効である。

> 【0115】第1ラッチ811は複数のステージのラッ チを有している。第1ラッチ811では、入力されたサ ンプリング信号に同期して、入力されたビデオ信号をサ ンプリングし、各ステージのラッチに順に記憶してい

【0116】第1ラッチ811の全てのステージのラッ 20 チにビデオ信号の書き込みが一通り終了するまでの時間 を、ライン期間と呼ぶ。実際には、上記ライン期間に水 平帰線期間が加えられた期間をライン期間に含むことが

【0117】1ライン期間が終了すると、第2ラッチ8 12にラッチ信号が入力される。この瞬間、第1ラッチ 811に書き込まれ保持されているビデオ信号は、第2 ラッチ812に一斉に送出され、第2ラッチ812の全 ステージのラッチに書き込まれ、保持される。

【0118】ビデオ信号を第2ラッチ812に送出し終 えた第1ラッチ811には、シフトレジスタ810から のサンプリング信号に基づき、ビデオ信号の書き込みが 順次行われる。

【0119】この2順目の1ライン期間中には、第2ラ ッチ812に書き込まれ、保持されているビデオ信号が ソース信号線に入力される。

【0120】一方、走査線駆動回路は、シフトレジスタ 821と、バッファ822を有している。シフトレジス タ822、バッファ822には、電源電圧 (Power supply) が与えられている。また、シフトレジ スタ821には走査線駆動回路用のクロック信号(G-CLK) とスタートパルス信号 (G-SP) が与えられ

【0121】シフトレジスタ821にクロック信号 (G - CLK) とスタートパルス信号 (G-SP) が入力さ れると、走査線の選択のタイミングを決定する選択信号 が生成され、パッファ822に入力される。パッファ8 22に入力された選択信号は、緩衝増幅されて走査線8 09に入力される。

走査線809にゲート電極が接続されたスイッチング用 TFT803がオンになる。そして、信号線に入力され たビデオ信号が、オンになっているスイッチング用TF T803を介して、駆動用TFT804のゲート電極に 入力される。

【0123】駆動用TFT804は、ゲート電極に入力 されたビデオ信号の有する1または0の情報に基づい て、そのスイッチングが制御される。駆動用TFT80 4がオンのときに、電源線の電位が画素電極に与えられ 画素電極に与えられない。

【0124】このように、信号線駆動回路800と、走 査線駆動回路801と、画素部802が動作すると、各 回路または回路素子において電界または電磁波が発生す る。この電界または電磁波を何らかの手段を用いてモニ ターすることで、欠陥箇所を検出することができる。

【0125】図11に示した素子基板の場合、S-CL K、S-SP、G-CLK、G-SP、ラッチ信号及び ビデオ信号を、検査用の駆動信号として各回路に入力し ている。なお、検査用の駆動信号は、上述した信号に限 20 定されない。駆動に関わる信号ならば、検査用の駆動信 号として用いることが可能である。例えば、上述した信 号の他に、走査線の走査方向を切りかえるタイミングを 決定する信号や、走査線への選択信号の入力方向を切り かえる信号などを入力しても良い。ただし、検査したい 回路において、回路または回路素子の欠陥の有無が検出 できるような信号を入力することが肝要である。

【0126】また、素子基板が有する全ての回路を検査 するのではなく、その中の一部の回路を検査対象とする 場合、該回路の欠陥部分を検出することが可能であるな 30 らば、上述した全ての駆動信号を入力する必要はない。 例えば、信号線駆動回路800が有するシフトレジスタ 810のみを検査対象とするとき、検査用の駆動信号で あるS-CLK、S-SPと、シフトレジスタ810用 の検査用の電源電圧のみを、波形整形回路と整流回路に おいて生成し、シフトレジスタ810に入力すれば良 67.

【0127】なお電源電圧を、位相の異なる複数の脈流 の信号を加算して生成している場合、加算する脈流の信 号の数によっても1次コイルの数は変わってくる。

【0128】なお本発明の検査装置及び検査方法は、図 10及び図11に示した構造を有する素子基板に限定す るわけではない。本発明の検査装置及び検査方法は、非 接触にて駆動信号と電源電圧を入力することで、各回路 または回路素子において電磁波または電界が生じる半導 体装置であれば良く、あらゆる種類及び規格の半導体装 置に用いることが可能である。

【0129】本実施例は、実施例1と自由に組み合わせ て実施することが可能である。

【0130】(実施例3)本実施例では、検査終了後

の、基板を切断するラインについて説明する。

【0131】図12に、本発明の検査方法において検査 される素子基板の上面図を示す。なお本実施の形態で は、液晶ディスプレイが有する素子基板を例にとって、 本発明の検査方法について説明するが、本発明の検査方 法は、液晶ディスプレイに限って用いることができるわ けではなく、半導体を用いて形成された半導体装置であ るならば、どれでも用いることが可能である。

【0132】図12に示した素子基板は、基板410上 る。駆動用TFT804がオフのとき、電源線の電位が 10 に、信号線駆動回路411、走査線駆動回路412、画 素部413、引きまわし配線414、コネクター接続部 415、波形整形回路または整流回路416、2次コイ ル形成部417、コイル用配線418が設けられてい る。なお本明細書において素子基板とは、基板410 と、基板410上に形成された回路または回路素子全て を含んでいる。

> 【0133】コネクター接続部415には、検査工程の 後の工程において、FPCまたはTAB等が接続され

【0134】そして素子基板は、検査工程終了後、引き まわし配線414とコイル用配線418とが物理的及び 電気的に切り離されるように、点線 B-B'において切 断される。なお本実施例では、素子基板の一部を切断し た後、半導体装置に用いられる方の基板に2次コイル形 成部417が残っている。2次コイル形成部417と、 引きまわし配線414は電気的にも物理的にも切り離さ れているので、2次コイル形成部417が基板に残され ていても、完成した半導体装置の動作には何ら支障をき たさない。

【0135】なお、コイル用配線418は、必ずしも基 板の切断と同時に切り離す必要はない。例えば、レーザ 一等で電気的に切り離すようにしても良い。コイル用配 線418の切断は、2次コイル形成部417と素子基板 ·が有する回路または回路素子とを、電気的に切り離すこ とができればよい。

【0136】なお、波形整形回路または整流回路416 も、切断後、半導体装置に用いられる方の基板に残され ていても良いし、半導体装置には用いない方の基板上に 形成されていても良い。

40 【0137】本実施例は、実施例1または2の構成と自 由に組み合わせて実施することが可能である。

【0138】 (実施例4) 本実施例では、大型の素子基 板を用いて複数の表示用の基板を形成する場合におい て、検査終了後の基板の切断について説明する。

【0139】図13に、本実施例の、切断前の大型の素 子基板の上面図を示す。図13において、点線で示すラ インにおいて素子基板を切断することで、1つの素子基 板から9つの表示用の基板が形成される。なお、本実施 例では、1つの基板から9つの表示用の基板を形成して 50 いる例について示しているが、本実施例はこの数に限定

されない。

【0140】なお切断の際に、引きまわし配線とコイル 用配線とが物理的及び電気的に切り離されるように切断 され、破壊されている。そして図13では、2次コイル 形成部1001が、素子基板の切断後、表示用には用い ない基板の方に設けられている。

【0141】大型基板の切断の仕方について、図13と は異なる例について説明する。図14に本実施例の、切 断前の大型の素子基板の上面図を示す。図14におい で、1つの素子基板から9つの表示用の基板が形成され る。なお、本実施例では、1つの基板から9つの表示用 の基板を形成している例について示しているが、本実施 例はこの数に限定されない。

【0142】なお切断の際に、引きまわし配線とコイル 用配線とが物理的及び電気的に切り離されるように切断 され、破壊されている。そして図14では、2次コイル 形成部1002が、基板の切断ライン上に設けられてお り、検査終了後に切断され、破壊される。検査終了後、 置の動作に何ら支障はきたさない。

【0143】なお、波形整形回路または整流回路も、切 断後、半導体装置に用いられる方の基板に残されていて も良いし、半導体装置には用いない方の基板上に形成さ れていても良い。また、切断後、破壊されていても良

【0144】本実施例は、実施例1~3の構成と自由に 組み合わせて実施することが可能である。

【0145】 (実施例5) 本実施例では、本発明の検査 工程の順序について、フローチャートを用いて説明す る。

【0146】図15に、本発明の検査工程のフローチャ ートを示す。まず、検査前の作製工程が終了した後、検 査用の電源電圧または駆動信号を素子基板が有する回路 または回路素子に入力する。

【0147】そして、検査用の電源電圧または駆動信号 を素子基板に入力したままの状態で、素子基板が有する 検査対象の回路または回路素子において生じている電磁 波または電界の強度を、公知の測定方法でモニターす る。

【0148】そして、生じている電磁波または電界の強 度を、正常に動作している回路素子と比較する。なおこ のとき、同じ回路または回路素子どうしで測定値を比較 するようにしても良いし、シミュレーションにより算出 された理論値から導出した値と、測定値を比較するよう

【0149】そして比較した結果、生じる電磁波または 電界の強度が著しく異なると判断した回路または回路素 子を、欠陥箇所と判断する。よって、欠陥箇所の有無及 びその位置が同時に特定することも可能となる。なおこ 50 のとき、欠陥箇所で生じる電磁波または電界の強度の判 断基準は、本発明を実施する者が、適宜設定することが 可能である。

【0150】欠陥がない場合は、この時点で検査が終了 したものとみなされ、検査工程後の作製工程が開始され る。

【0151】欠陥があった場合、工程からはずし製品と して完成させない(ロットアウト)か、欠陥の原因を特 定するかが選択される。なお、1つの大型基板から複数 て、点線で示すラインにおいて素子基板を切断すること 10 の製品を作製しようとする場合は、基板切断後にロット アウトとなる。

> 【0152】欠陥の原因を特定し、修復(リペア)が可 能だと判断された場合、リペア後、再び本発明の検査工 程を行ない、上述した動作を繰り返すことができる。逆 にリペアが不可能だと判断された場合、そこでロットア ウトとなる。

> 【0153】本実施例は、実施例1~4の構成と自由に 組み合わせて実施することが可能である。

【0154】 (実施例6) 本実施例では、本発明で用い 2次コイル形成部は不要であるので、完成した半導体装 20 るコイルと、該コイルが有する端子と配線(コイル用配 線)との接続について、詳しく説明する。

> 【0155】図16(A)では、絶縁表面上にコイル1 601が形成され、該コイル1601を覆って前期絶縁 表面上に層間絶縁膜1603を形成している。そして、 該層間絶縁膜にコンタクトホールを形成して、層間絶縁 膜上に、コンタクトホールを介してコイル1601と接 続するように、コイル用配線1602を形成している。 【0156】図16 (B) は、図16 (A) の破線C-C'における断面図である。

【0157】図16 (C) では、絶縁表面上にコイル用 配線1612が形成され、該コイル用配線1612を覆 って前期絶縁表面上に層間絶縁膜1613を形成してい る。そして、該層間絶縁膜にコンタクトホールを形成し て、層間絶縁膜上に、コンタクトホールを介してコイル 用配線1612と接続するように、コイル1611を形 成している。

【0158】図16 (D) は、図16 (C) の破線D-D'における断面図である。

【0159】なお本発明において用いられるコイルの作 40 製方法は、上述した方法に限定されない。絶縁膜をパタ ーニングすることで渦状の溝を形成し、該溝を覆って導 電性を有する膜を前記絶縁膜上に形成する。その後、前 記導電性の膜を、前記絶縁膜が露出するまでエッチング またはСMP法を用いて研磨することで、前記溝におい てのみ導電性の膜が残るようにする。この溝において残 った導電性の膜をコイルとして用いることも可能であ る。

【0160】本実施例は、実施例1~5の構成と自由に 組み合わせて実施することが可能である。

【0161】 (実施例7) 本実施例では、本発明の検査

方法を用いて検査を行なうための、検査装置の構成につ いて説明する。

31

【0162】図17に本発明の検査基板のプロック図を 示す。図17に示した本発明の検査装置1700は、検 査基板1701と、信号源または交流電源1702と、 検査基板1701と素子基板1703を一定の間隔をも って重ね合わせることのできる手段(基板固定手段17 04)と、素子基板1703が有する検査専用回路にお いて生じる電界または電磁波を測定し、欠陥箇所を特定 する手段(検査部1705)を有している。

【0163】なお、本実施例では信号源または交流電源 1702を検査装置の一部とみなしたが、本発明の検査 装置は、信号源または交流電源1702を含んでいなく とも良い。

【0164】信号源または交流電源1702において生 成する交流の信号は、検査基板1701が有する外部入 カ用バッファ1706に入力される。入力された交流の 信号は、外部入力用パッファ1706において緩衝増幅 され、検査基板1701が有する1次コイル形成部17 07に入力される。

【0165】1次コイル形成部1707には、1次コイ ルが形成されている。なお素子基板1703が有する2 次コイル形成部1711には、2次コイルが形成されて いる。

【0166】一方、検査基板1701と素子基板170 3は、1次コイル形成部1707が有する1次コイル と、2次コイル形成部1711が有する2次コイルとが 一定の間隔をもって重なるように、基板固定手段170 4によってその位置が定められる。

【0167】そして、2次コイル形成部1711におい 30 て生じた交流の電圧により生成された電源電圧または駆 動信号が、素子基板1703が有する回路または回路素 子1712に入力される。なお素子基板1703が有す る、電源電圧または駆動信号を生成する回路について は、発明の実施の形態において既に詳しく述べているの で、ここでは説明を省略する。

【0168】そして、検査部1705が有する測定部1 708で、回路または回路素子1712において生成す る電磁波または電界の強度を測定する。そして測定によ 有する演算部1709に送られる。

【0169】演算部1709では、入力されたデータを もとに、欠陥箇所を特定する。具体的には、発生する電 界または電磁波の強度が、正常な回路素子において発生 する電界または電磁波の強度と比べて、著しく異なって いる回路素子を、欠陥箇所と判断する。

【0170】電界または電磁波の強度の比較の仕方とし て、以下の方法が挙げられる。

① 検査対象の素子基板が有する、同じ回路どうしまた は同じ回路素子どうしにおいて比較する方法。

② すでに正常であることが知られている回路または回 路素子を有する素子基板を別に用意する。そして、該基 板が有する回路または回路素子において生じる電磁波ま たは電界の強度を測定し、メモリー等にそのデータを記 憶しておく。そして、検査対象の素子基板において発生 する電界または電磁波を測定し、メモリーに記憶されて いるデータとを比較する方法。

③ 素子基板の位置による電界または電磁波の強度の分 布と、マスク図面とを比較する方法。

【0171】なお、上述した比較の方法はほんの一例で あり、本発明はこれに限定されない。発生する電界また は電磁波の強度が、正常な回路素子において発生する電 界または電磁波の強度と比べて、著しく異なっている回 路素子を検出することができれば良い。

【0172】なお本実施例では、検査部1705におい て欠陥箇所を特定していたが、本発明の検査装置はこの 構成に限定されない。検査部1705の代わりに、素子 基板1703において生じる電磁波または電界の強度を 人間の目で直接判断できるように、電磁波または電界の 20 強度を可視化する手段を有していても良い。

【0173】なお、検査専用回路には、検査対象である 全ての回路または回路素子の出力が入力されている。検 査専用回路は、検査対象より入力された複数の動作信号 より論理演算処理して、検査対象の動作状態の情報(動 作、不動作または部分的動作の状態) として出力する手 段と、該出力を増幅する手段とを有している。

【0174】本実施例において検査専用回路は、入力さ れた信号のレベル(電圧の高さ)が全てほぼ同じであっ た場合のみに、第1のレベルの信号を出力し、1つでも レベルの異なる信号があった場合に、前記第1のレベル の信号とは異なる第2のレベルの信号を出力する手段 と、該出力を増幅する手段とを有している。

【0175】そして、増幅された出力を所定の端子(パ ッド)に入力し、該パッドにおいて生じる電界または電 磁波の強度を測定することで、検査対象である全ての回 路または回路素子における欠陥の有無を確認することが できる。そして、1つの検査専用回路に接続される回路 または回路素子の数が少なければ少ないほど、欠陥箇所 の存在する範囲をより限定することができる。1つの検 り数値化されたデータ(測定値)は、検査部1705が 40 査専用回路に接続される回路または回路素子の数が多け れば多いほど、1度の測定で、より多くの回路または回 路素子における欠陥の有無を確認することができる。

> 【0176】本実施例は、実施例1~6の構成と自由に 組み合わせて実施することが可能である。

[0177]

【発明の効果】本発明は上記構成によって、配線に直接 プロープを立てなくても欠陥箇所を検出することができ るので、プロープを立てることで生じた微細なゴミによ り、後の工程の歩留まりを低下させるのを防ぐことがで 50 きる。なおかつ、光学式検査方法と異なり、1回の検査 工程で全てのパターン形成工程の良否を判断することが できるので、検査工程がより簡便化される。

【図面の簡単な説明】

- 【図1】 検査基板と素子基板の上面図。
- 【図2】 検査基板と素子基板のプロック図。
- 【図3】 コイル拡大図。
- 【図4】 検査時における検査基板と素子基板の斜視図。
- 【図5】 波形整形回路の回路図。
- 【図6】 整流回路の回路図。
- 【図7】 交流から整流化されて脈流となった信号の経


時変化。

【図8】 脈流の加算により生成された直流の信号の経

時変化。

(B)

【図1】




【図9】 検査時における、素子基板とポッケルス・セルの斜視図、及びポッケルス・セルを介して見た画素部の図。


【図10】 液晶ディスプレイの素子基板のブロック図。


【図11】 OLEDディスプレイの素子基板のブロック図。

- 【図12】 素子基板の上面図。
- 【図13】 大型の素子基板の上面図。
- 10 【図14】 大型の素子基板の上面図。
 - 【図15】 本発明の検査工程の流れを示すフローチャート。
 - 【図16】 コイルの上面図及び断面図。
 - 【図17】 検査装置のブロック図。


【図2】








[図8]



(B) ×8





(C) ×16





【図9】

【図12】












【図16】

【図17】









フロントページの続き

Fターム(参考) 2G014 AA02 AA03 AB20 AB21 AC10

2G036 AA19 AA22 AA25 AA27 BA32

BA33 BB10 BB12 CA07

2G132 AA20 AC01 AC03 AD01 AD15

AE08 AE27 AF02 AF03 AF11

AF15 AF16 AG00 AK04 AK07

ALO5 ALO9 AL12

2H088 FA13 FA30 HA06

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

